岗位职责：

1、负责基站产品FPGA模块的需求分析、架构设计与功能开发；

2、使用Verilog/SystemVerilog或VHDL完成逻辑编码、模块集成和接口适配；

3、开展功能仿真、时序约束、资源评估及跨时钟域设计，保证设计质量；

4、配合硬件和软件团队完成板级联调、性能测试与问题定位；

5、编写设计说明、仿真用例、测试报告并维护版本配置。

任职资格：

1、2027届应届硕士毕业生，通信工程、电子信息、微电子、自动化等相关专业；

2、掌握数字电路和FPGA设计基础，熟悉Verilog/SystemVerilog或VHDL；

3、了解Xilinx或Intel FPGA开发流程，具备仿真、时序分析及板级调试项目经验者优先；

4、具备严谨的工程习惯、较强的问题分析能力和良好的协作沟通能力。