岗位职责：

1、负责 FPGA 逻辑架构设计与模块划分，完成 RTL 编码、功能仿真、综合实现与时序收敛；

 2、根据产品功能需求及硬件设计文档，编写 FPGA 需求规格说明、详细设计方案、接口定义等技术文档；

3、负责高速接口（SRIO / PCIe / 千兆网 / 光通信）、数据采集与处理模块的 FPGA 开发与验证；

4、负责控制算法（如伺服电机 FOC、数字滤波、信号处理）的 FPGA 实现、资源优化与时序优化；

 5、参与软硬件联调、系统集成测试与地面联试，定位并解决 FPGA 相关逻辑及接口问题；

任职资格：

1、2027 届应届硕士及以上毕业生，相关专业满足需求；

2、熟练使用 Verilog编码，熟悉 FPGA 开发全流程（需求分析、架构设计、编码、仿真、综合、实现、上板调试）；

3、熟练使用至少一款主流 FPGA 开发工具（Vivado / Quartus / 紫光同创、安路），掌握仿真验证及时序分析方法；

4、熟悉 AXI / APB 等片上总线协议，具备至少一种 SRIO、PCIe、千兆以太网、高速 SerDes 等高速接口开发；

5、有 Zynq / SoC 异构开发、数字信号处理（DSP）、电机控制算法硬件化相关项目经验者优先；

 6、有 FPGA 相关设计竞赛获奖经历或流片 / 项目交付经验者优先；