1.熟悉verilog/VHDL,能独立完成逻辑代码编写、仿真验证、FPGA综合,FPGA板卡调试;
2.具有时序约束编写、时序报告分析相关工作经验者优先
3.具备一定C代码编写能力,有mbs/arm开发经验者优先
4.熟练使用matlab,有数字信号处理相关知识者优先
5.责任心强,执行力强,具有团队协作意识,抗压能力强。
企业其他招聘信息
理工雷科2025届春季校园招聘简章
2025-03-24
理工雷科2025届秋季校园招聘
2024-09-11
理工雷科2024届春季校园招聘-技术类、职能类
2024-03-19
商务专员-2024届
2024-03-19
理工雷科2024届职能岗校园招聘
2023-11-17
理工雷科2024届校园招聘
2023-09-20